ich versuche einen alten Verilog Code(externe Roms) auf mein fpga Board zu portieren der teilweise in VHDL(interne Roms) vorliegt
speziell geht es um den Rom Multiplexer

Code:
  rom_data2 <= cpu_rom_data when rom_addr(15 downto 14) = "00" else
              vid_rom_data when rom_addr(15 downto 13) = "011" else
              col_rom_data when rom_addr(15 downto 12) = X"F" else
              obj_rom_data;
mein versuch
Code:
always@(posedge W_CLK_24576M)
begin	 
if (rom_addr[15:14] == "00") 
rom_data2 = cpu_rom_data;
	else 
if (rom_addr[15:13] == "011")	rom_data2 = vid_rom_data; 
	else
if (rom_addr[15:12] == "FFFF")//X"F") // hier bin ich mir auch nicht sicher
			rom_data2 = col_rom_data; 
	else 
	rom_data2 = obj_rom_data;
end
scheint nicht zu funktionieren (kein Verbrauch an Memory Cells)

Code:
always@(posedge W_CLK_24576M)
begin	 
//if (rom_addr[15:14] == "00") 
rom_data2 = cpu_rom_data;
//	else 
//if (rom_addr[15:13] == "011")	rom_data2 = vid_rom_data; 
//	else
//if (rom_addr[15:12] == "FFFF")//X"F") 
//				rom_data2 = col_rom_data; 
//	else 
//	rom_data2 = obj_rom_data;
end
alleine funktioniert allerdings nur hab ich 4 statt einen Rom

hab auch versucht den VHDL Code zu vervollständigen aber das geht auch schief mir währe auch Verilog lieber